常見筆試題&面試題1

發信人: Bono (You, too), 板面: Circuit

標 題: [轉載] 台達的筆試題目

發信站: 飄渺水雲間 (Wed Nov 15 13:06:06 2006), 站內信件 【 原文由 Bono 發表於 EE 討論區 】

本本和碩碩題目一樣的。

認真上諶老師課的同學，第三、五題肯定不會錯。

1.

----+

|

R1

|

+ +-----+

Vi | |

- | |

R2 C

| |

| |

----+-----+

R1=1k

R2=10k

C=1u

問單位階越響應的終值和時間常數

2. VCC

|

R3

|

+-R2----+-----Vo

| |

| d

--R1--+-----g

+ s

Vi |

- GND

R1=1k

R2=2k

R3=10k

問Vi上升至1V的時候，Vo的變化過程，以及Vo的增量

3.

環形磁芯上兩個繞組ab和cd，匝數1:1，同名端是ac，

全耦合。cd開路測得ab電感為L。

問(1) bd短路，ac測電感是多少?

(2) bc短路，ad測電感是多少?

(3) cd短路，ab測電感是多少?

4.

同相積分電路的傳遞函數和零點。

5.

如何減小正激變換器變壓器損耗?

6.

已知反激變換器副邊二極管電流波形和輸出直流電流，

畫出電容電流波形。並求電容電流有效值。

7.

50V~60V -> 5V/10A 用什麼拓撲效率最高?

8.用英文回答

(1)What is pF? What does pF indicate in AC/DC converters?

Which topology can be used to improve pF?

(2)What are the differences between Buck & Boost

converter? Describe the features.

(3)What is synchronized recitify? Why use it? --

See the stone set in your eyes

See the thorn twist in your side

I wait for you

Sleight of hand and twist of fate

On a bed of nails she makes me wait

And I wait without you, with or without you ※ 內容修改:Bono 於 Nov 15 13:05:13 修改本文內容[FROM: Bono]

※ 來源:飄渺水雲間 [FROM: Bono]

--

※ 轉載:飄渺水雲間 [FROM: Bono]

發信人: dongh (安皮兒), 板面: Circuit

標 題: [轉載] 常見筆試題(1)

發信站: 飄渺水雲間 (Thu Nov 9 10:12:13 2006), 轉信 【 原文由 dongh 發表於 Work 討論區 】

外網找的： 模擬電路 1、 基爾霍夫定理的內容是什麼?(仕蘭微電子) 基爾霍夫電流定律是一個電荷守恆定律,即在一個電路中流入一個節點的電荷與流出同一

個 節點的電荷相等. 基爾霍夫電壓定律是一個能量守恆定律,即在一個迴路中迴路電壓之和為零. 2、平板電容公式(C=εS/4πkd)。(未知) 3、最基本的如三極管曲線特性。(未知) 4、描述反饋電路的概念，列舉他們的應用。(仕蘭微電子) 5、負反饋種類(電壓並聯反饋，電流串聯反饋，電壓串聯反饋和電流並聯反饋);負反

饋的優點(降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和

非 線性失真，有效地擴展放大器的通頻帶，自動調節作用)(未知) 6、放大電路的頻率補償的目的是什麼，有哪些方法?(仕蘭微電子) 7、頻率響應，如：怎麼才算是穩定的，如何改變頻響曲線的幾個方法。(未知) 8、給出一個查分運放，如何相位補償，並畫補償後的波特圖。(凹凸) 9、基本放大電路種類(電壓放大器，電流放大器，互導放大器和互阻放大器)，優缺

點 ，特別是廣泛採用差分結構的原因。(未知) 10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。(未知) 11、畫差放的兩個輸入管。(凹凸) 12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。並畫出一個晶體管級

的 運放電路。(仕蘭微電子) 13、用運算放大器組成一個10倍的放大器。(未知) 14、給出一個簡單電路，讓你分析輸出電壓的特性(就是個積分電路)，並求輸出端某

點 的 rise/fall時間。(Infineon筆試試題) 15、電阻R和電容C串聯，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電

壓 ，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波

器 。當RC<

帶 通、高通濾波器後的信號表示方式。(未知) 18、選擇電阻時要考慮什麼?(東信筆試題) 19、在CMOS電路中，要有一個單管作為開關管精確傳遞模擬低電平，這個單管你會用p管

還是N管，為什麼?(仕蘭微電子) 20、給出多個mos管組成的電路求5個點的電壓。(Infineon筆試試題) 21、電壓源、電流源是集成電路中經常用到的模塊，請畫出你知道的線路結構，簡單描

述 其優缺點。(仕蘭微電子) 22、畫電流偏置的產生電路，並解釋。(凹凸) 23、史密斯特電路,求回差電壓。(華為面試題) 24、晶體振盪器,好像是給出振盪頻率讓你求週期(應該是單片機的,12分之一週期....)

( 華為面試題) 25、LC正弦波振盪器有哪幾種三點式振盪電路，分別畫出其原理圖。(仕蘭微電子)

26、VCO是什麼,什麼參數(壓控振盪器?) (華為面試題) 27、鎖相環有哪幾部分組成?(仕蘭微電子) 28、鎖相環電路組成，振盪器(比如用D觸發器如何搭)。(未知) 29、求鎖相環的輸出頻率，給了一個鎖相環的結構圖。(未知) 30、如果公司做高頻電子的，可能還要RF知識，調頻，鑑頻鑑相之類，不一一列舉。(

未 知) 31、一電源和一段傳輸線相連(長度為L,傳輸時間為T)，畫出終端處波形，考慮傳輸線

無損耗。給出電源電壓波形圖，要求繪製終端波形圖。(未知) 32、微波電路的匹配電阻。(未知) 33、DAC和ADC的實現各有哪些方法?(仕蘭微電子) 34、A/D電路組成、工作原理。(未知) 35、實際工作所需要的一些技術知識(面試容易問到)。如電路的低功耗，穩定，高速如

何 做到，調運放，布版圖注意的地方等等,一般會針對簡歷上你所寫做過的東西具體問，肯

定 會問得很細(所以別把什麼都寫上，精通之類的詞也別用太多了)，這個東西各個人就

不

一樣了，不好説什麼了。(未知)

--

※ 來源:飄渺水雲間 [FROM: dongh]

--

※ 轉載:飄渺水雲間 [FROM: dongh] 發信人: dongh (安皮兒), 板面: Circuit

標 題: [轉載] 常見筆試題(2)

發信站: 飄渺水雲間 (Thu Nov 9 10:12:21 2006), 轉信 【 原文由 dongh 發表於 Work 討論區 】

數字電路 1、同步電路和異步電路的區別是什麼?(仕蘭微電子) 2、什麼是同步邏輯和異步邏輯?(漢王筆試) 同步邏輯是時鐘之間有固定的因果關係。異步邏輯是各時鐘之間沒有固定的因果關係。

3、什麼是"線與"邏輯，要實現它，在硬件特性上有什麼具體要求?(漢王筆試) 線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用oc門來實現，由於不

用 oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應加一個上拉電阻。 4、什麼是Setup 和Holdup時間?(漢王筆試) 5、setup和holdup時間,區別.(南山之橋) 6、解釋setup time和hold time的定義和在時鐘信號延遲時的變化。(未知) 7、解釋setup和hold time violation，畫圖説明，並説明解決辦法。(威盛VIA2003.1

1. 06 上海筆試試題) Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸

發 器的時鐘信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鐘上升沿(如

上 升沿有效)T時間到達芯片，這個T就是建立時間-Setup time.如不滿足setup time,這個

數 據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿，數據才能被打入觸發器。

保 持時間是指觸發器的時鐘信號上升沿到來以後，數據穩定不變的時間。如果hold time

不 夠，數據同樣不能被打入觸發器.建立時間(Setup Time)和保持時間(Hold time)。建

立 時間是指在時鐘邊沿前，數據信號需要保持不變的時間。保持時間是指時鐘跳變邊沿後

數 據信號需要保持不變的時間。如果不滿足建立和保持時間的話，那麼DFF將不能正確地採

樣 到數據，將會出現 metastability的情況。如果數據信號在時鐘沿觸發前後持續的時間

均 超過建立和保持時間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。 8、説説對數字邏輯中的競爭和冒險的理解，並舉例説明競爭和冒險怎樣消除。(仕蘭微

電子) 9、什麼是競爭與冒險現象?怎樣判斷?如何消除?(漢王筆試) 在組合邏輯中，由於門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一

致 叫競爭。產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解

決 方法：一是添加布爾式的消去項，二是在芯片外部加電容。 10、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢王筆試) 常用邏輯電平：12V，5V，3.3V;TTL和CMOS不可以直接互連，由於TTL是在0.3-3.6V之間

， 而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在

輸 出端口加一上拉電阻接到5V或者12V。 11、如何解決亞穩態。(飛利浦-大唐筆試) 亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當一個觸發器進入

亞 穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電

平 上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處於振盪狀態，並且這種

無 用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。 12、IC設計中同步復位與 異步復位的區別。(南山之橋) 13、MOORE 與 MEELEY狀態機的特徵。(南山之橋) 14、多時域設計中,如何處理信